關鍵能力 機器視覺 工作職責 迎接與跨職能團隊(包括數位 IC 設計師、類比/RFIC 設計師、硬體工程師、軟體和韌體工程師、生產和測試以及行銷和 FAE)密切合作的新挑戰,以優化 So C 的整體功耗性能、區域、功能、可測試性以及為新客戶參與創建概念驗證。 理想人選 567 / 5,0001.
EECS碩士/博士學位,數位通訊系統專業,並具有1年或以上相關經驗。2.
深入了解統計數位訊號處理和通訊系統的理論和實現,包括浮點和定點設計。3 熟悉 DSP/數位通訊系統,具有 MATLAB/Simulink、Python 或 C 建模經驗。4.具有與硬體和韌體團隊進行設計驗證以及晶片調配的經驗。5 學習能力強,有動力從事創新專案。 其他條件 學歷:碩士 科系:電機相關科系,資訊工程相關 年資:5年以上工作經驗 語文: 不拘 管理責任:不需負擔管理責任 出差外派:無需出差外派 公司福利 法定項目:勞保 健保 陪產假 產假 特別休假 育嬰留停 女性生理假 勞退提撥金 產檢假 就業保險 職災保險
廣告
Radar Dsp Algorithm Development Engineer, Taiwan
Free
Radar Dsp Algorithm Development Engineer, Taiwan
Taiwan, 台北, 台北市,
發表 October 1, 2024